[반도체 후공정] 반도체 후공정 개요와 개발 방향

 

 

 

 

▼ OSAT에 주목할 이유

[필독] 반도체 산업 리포트 : OSAT에 주목할 이유 ①

 

 

 

반도체 후공정 개요와 개발 방향

 

 

 

신한투자증권에서 반도체 후공정 관련, 좋은 산업 리포트가 발간되어 기술적인 부분만 따로 정리해봤습니다.

 

해당 내용들은 실제 현업에서 쓰이거나 통용되고 있는 내용들로 반도체 후공정 관련 기업들을 준비하는 취준생 분들께도 도움이 될 것 같네요.

 

추가 질문사항이나 문의사항은 댓글 남겨주시면 함께 고민해보겠습니다.

 

 

 

OSAT(Outsourced Assembly and Test) 기업 개념

 

1) OSAT 업체는 반도체 Value Chain에서 마지막 공정 단계를 담당하며, 웨이퍼 상의 다이를 반도체 칩으로 제품화하여 사용될 전자기기에 적합한 형태로 패키지 하고 테스트하는 과정임.

 

2) 전공정을 거친 웨이퍼에는 수많은 미세회로가 직접되어 있으나 그 자체는 아무런 작동을 하지 못하며, 이에 반도체 후공정을 통해 완제품 형태를 갖춰야 비로소 우리가 생각하는 반도체 기능을 할 수 있음.

 

3) 반도체 업체는 크게 IDM, Fabless, Foundry, OSAT로 구분할 수 있으며, IDM(종합 반도체 회사)은 모든 반도체 생산 과정(설계, 생산, 테스트∙패키지)을 진행함.

 

4) 반면 팹리스(Fabless)는 설계를, 파운드리(Foundry)는 생산을, OSAT는 테스트 및 패키지 공정을 수행하며, OSAT 업체는 반도체 생산 업체로부터 물량을 공급받아 패키지 및 테스트를 진행하여 최종 형태의 반도체 제품을 만듦.

 

5) 반도체 후공정의 기술 수준은 일반적으로 전공정 대비 상대적으로 낮으며, 이에 IDM 및 파운드리는 원가절감 차원에서 일부 물량을 OSAT 업체에게 외주를 주는 방식임.

 

6) 대표적인 글로벌 OSAT 업체는 ASE(대만), Amkor(미국), JCET(중국)이며, 한국에는 SFA반도체, 네패스, 하나마이크론, 두산테스나 등이 있음.

 

 

 

OSAT 산업 개요

 

1) 전세계적으로 OSAT 기업은 파운드리 중심의 중화권에 집중돼있으며, 그 이유는 비메모리 반도체가 갖고 있는 특성 때문임.

 

2) 비메모리는 다양한 품종을 소량 생산하기 때문에 생산 공정에 대한 분업화가 잘 이루어져있으며, 반면 메모리는 소품종을 대량 생산함.

 

3) 메모리 반도체는 공정 분업화보다는 전공정부터 후공정까지 모든 공정을 직접 진행하는 경우가 많으며, 한국보다 파운드리 중심의 중화권 국가에서 OSAT 업체가 잘 성장할 수 있었던 배경임.

 

4) 실제로 2021년 기준 상위 10개 OSAT 업체 중 9개 기업이 중화권(대만, 중국, 싱가포르)임.

 

 

5) 한국 OSAT 기업의 영향력은 구조적으로 미미할 수 밖에 없었으며, 역사적으로 한국은 메모리 업체인 삼성전자와 SK하이닉스 위주의 성장을 해왔기 때문임.

 

6) 실제로 국내 반도체 시장을 보면 비메모리 비중은 약 20% 수준으로 굉장히 낮으며, 또한 2021년 기준 OSAT 시장 규모는 406억 달러(46.4조원)로 추정되며, 한국 OSAT 비중은 고작 7% 수준에 불과함.

 

 

 

 

반도체 테스트 및 패키징 공정 개요

 

테스트 공정

 

1) 가장 중요한 목적은 불량 제품이 고객에게 전달되지 않는 것이며, 이를 위해 웨이퍼와 패키지/모듈을 테스트하여 검사대상의 불량 여부를 확인함.

 

2) 테스트는 크게 온도, 속도, 동작(신뢰성) 3개 부문에서 진행되며, 기존 테스트 공정은 필터링을 통한 불량 제품의 출하방지를 주목적으로 진행됐음.

 

3) 하지만 원가 절감 및 공정 개선(수율 향상)을 통한 제품 품질 고도화에 기여하면서 테스트 공정의 중요성은 높아지고 있음.

 

 

4) 테스트 공정은 검사 대상에 따라 3개(Wafer, Package, Module)로 구분됨.

 

5) 웨이퍼 테스트(Wafer Test) : 전공정에서 제작된 웨이퍼를 받아 전기적인 특성을 테스트하며, 웨이퍼단에서 불량 제품을 사전에 선별할 수 있어 불량 제품에 대한 다음 공정 진행을 방지할 수 있음.

 

6) 이는 결국 불필요한 공정을 수행하지 않아 수익성 향상으로 연결됨.

 

7) 패키지 테스트(Package Test) : 양품의 웨이퍼를 통해 제작된 패키지가 정상적으로 작동하는지 확인하기 위한 테스트이며, 대량의 반도체 다이를 동시에 검사하는 웨이퍼 테스트와 다르게, 패키지 테스트는 각각의 패키지를 정밀하게 테스트함.

 

8) 실제 사용자 환경에서 정상적으로 작동하는지를 확인하고 외관 검사까지 거치게 되며, 테스트는 패키지가 들어있는 패키지 테스트 소켓을 패키지 테스트 보드에 장착하여 진행됨.

 

9) 모듈 테스트(Module Test) : 패키지가 아닌 모듈로 최종 제품이 출하되는 경우 모듈 테스트 공정을 한 번 더 진행함.

 

10) 패키지가 실장된 PCB(모듈)에 전기 적인 특성을 테스트한 후, 제품이 사용되는 환경에서 여러 동작들이 정상적으로 작동하는지 테스트함.

 

 

 

패키지 공정 – ① 역할

 

1) 반도체 패키징 공정은 전공정에서 제작된 웨이퍼를 전자기기에 탑재 가능한 형태로 만드는 공정을 의미하며, 반도체 칩 자체로는 어떤 역할도 할 수가 없기 때문임.

 

2) 반도체가 제기능을 하기 위해서는 패키지 공정을 거쳐야만 전기적 연결, 열 방출, 물리적 보호 기능을 수행할 수 있음.

 

3) 전기적 연결 : 반도체 칩이 정상적으로 작동하려면 결국 반도체 칩과 메인보드가 연결되어 전기적인 신호를 정확하게 입∙출력해야함.

 

4) 하지만 칩(나노 단위)과 메인보드(마이크로 단위)의 회로 폭 차이가 있으며, 이런 회로 폭 차이를 완충시키기 위해 패키지 기판을 매개체로 사용하여 칩과 메인보드 연결함.

 

5) 이를 위해 반도체 칩을 패키지 기판에 접착(다이본딩, Die Bonding)시키며, 이후 금속선 연결(전기적인 신호를 확보하기 위한 본딩)을 통해서 외부와의 전기적 연결이 가능한 통로를 만듦.

 

6) 패키지와 메인보드 간 통로를 통해서 전원을 공급하고, 전기적인 신호를 주고 받으며 칩의 기능을 동작시킬 수 있음.

 

7) 열 방출 : 반도체 칩은 작동하면서 열을 발생시키며, 칩을 둘러싸고 있는 패키지가 열을 방출하지 못하면 칩을 변형시키거나 제 기능을 못하게 할 수 있음.

 

8) 열을 발산하기 위해 열전도율이 높은 패키지 재료를 사용하거나, 열 방출에 효과적인 구조를 설계하여 칩이 정상적으로 동작하게 함.

 

9) 물리적 보호 : 반도체 칩은 실리콘(유리의 주 성분)으로 만들어져 물리적 충격에 잘 깨지며, 전공정에서 수많은 공정을 거쳐 화학적 충격 또는 온도 변화에도 취약하기 때문에 패키지 공정을 통해서 외부환경으로부터 칩을 보호 해야함.

 

 

 

패키지 공정 – ② 개요

 

1) 반도체를 단품화하는 개략적인 과정은 웨이퍼의 후면을 갈아 얇은 판으로 만든 후 반도체 칩으로 자르고, 개별 칩을 기판 위에 부착한 후에 본딩 공정을 통해서 개별 칩에 전기적 연결 통로를 만듦.

 

2) 다음으로 물리적/전기적/화학적 보호를 위해 몰딩 공정을 통해 칩에 플라스틱 재질의 물질을 씌우며, 이후 패키지 표면에 제조사 및 일련번호를 각인하고 PCB와 패키지의 전기적 연결을 위해 기판에 솔더볼(Solder Ball)을 부착함.

 

3) 마지막으로 반도체 기판을 개별 패키지로 분리하면 우리가 흔히 아는 반도체 형태가 됨.

 

 

4) 반도체 패키지 구조는 연결 단계에 따라서 크게 3가지로 분류할 수 있으며, 1차와 2차 레벨 패키지는 반도체 최종 제품을 만드는 단계로, OSAT 또는 반도체 생산 업체에서 진행됨.

 

5) 3차 레벨 패키지는 마지막 단계로, 세트업체 또는 중간 조립 업체에서 반도체 최종 제품(패키지 또는 모듈)을 포함한 각종 부품을 납품 받아 완성품 및 주요 부품을 제조함.

 

0차 패키지 : 웨이퍼에서 칩을 잘라내는 과정
1차 패키지: 웨이퍼에서 잘라낸 단일 칩을 단품화하는 과정
2차 패키지: 단품을 모듈에 실장하는 과정
3차 패키지: 최종 제품(단품 또는 모듈/카드)을 메인 보드에 장착하는 과정

 

반응형

 

 

 

반도체 후공정 개발 방향

 

이종집적기술

 

1) 설계 및 전공정 기술에 중점을 뒀던 과거와는 다르게, 반도체 후공정 기술 개발에 대한 중요성이 커졌으며, 목적은 전공정과 비슷함.

 

2) 결국 수율 개선을 통한 원가절감과 고성능 및 전력 효율성 개선이며, 현재 반도체 패키지 기술 진화 방향성은 이종집적(Heterogenous Integration)기술임.

 

3) 이종집적기술은 로직 및 메모리 반도체 등 다양한 이종 반도체 소자들을 하나의 패키지 안에 구현하는 기술이며, 패키지 간에 전기적 신호를 주고받는 것보다 패키지 안에서 칩 간에 전기적 신호를 주고받을 수 있음.

 

4) 전기가 이동하는 거리가 짧아지면서 전기 저항이 줄어들어 전력 효율이 향상되며, 1970년대는 MCM(Multi-Chip Module), 1998년에는 SiP(System in Package)로 구현됐음.

 

5) 현재 2.5D, 3D, TSV(Through Silicon Via) 등 다양한 기술을 접목하여, 독립적으로 생산된 여러 개의 칩을 하나의 패키지에 조립하고 있음.

 

6) 현재 칩렛(Chiplet) 구조의 이종집적 기술이 주목을 받고있으며, 이는 기존에 한 개의 칩(Monolithic)으로 만들던 것을 기능별로 쪼개서 독립적으로 생산한 여러 칩을 연결∙조립하는 구조임.

 

 

7) SiP(System in Package) : 로직 칩과 메모리 칩을 하나의 패키지 안에 수평적으로 배열한 패키지 방식이며, 이종집적기술이 발전하며 2.5D, 3D, 3.5D 패키지 등 로직 칩과 메모리 칩을 하나의 패키지에 연결하는 기술이 개발됐음.

 

8) 결국 이는 성능 고도화를 위한 더욱 발전된 형태의 SiP라고 생각해도 무방하다.

 

9) 2.5D Package : 로직 칩과 메모리 칩을 수평적으로 배열한 패키지 방식이나, 2.5D 패키지는 반도체 칩과 기판 사이에 인터포져(Interposer)라는 제2의 기판을 추가적으로 배치함.

 

10) I/O 밀도 차이가 커진 칩과 기판 사이의 배선 연결을 돕기 위해서이며, 인터포저는 중간 수준의 배선을 구현하여 칩과 기판 사이의 물리적인 연결을 구현하고 전기적인 신호 전달을 용이하게함.

 

11) 3D Package : 로직과 메모리를 포함한 여러 기능의 칩을 얇게 쌓아 올리는 패키지 방식이며, 칩을 수평이 아닌 수직으로 배열할 경우 전자의 이동거리가 더 짧아지고 전류 이동 속도를 향상시켜 데이터 전송 속도가 더 빨라짐.

 

 

12) 칩렛(Chiplet) : 기존에 한 개의 대형 단일칩(Monolithic)에 구현되는 반도체 소자들(연산 소자, 메모리 소자, RF 기능 등)을 독립적으로 생산하여 이종칩들을 연결하는 방식임.

 

13) 과거 반도체 크기의 소형화 및 성능 개선을 위해 한 개의 반도체 위에 여러 시스템을 집적하는 SoC(System on Chip)가 주력을 이뤘음.

 

14) 그러나 설계 난이도의 어려움, 수율 악화로 단일칩에 있는 기능을 별도의 칩으로 생산하여 연결하는 칩렛이 현재 주목을 받고 있음.

 

 

15) Monolithic 3D-IC : 기존 3D 패키지와 동일하게 반도체 소자를 수직으로 쌓는 구조를 갖고 있으나, 기존 3D 패키지와 같이 독립적으로 생산된 칩을 물리적으로 연결하는 방식은 아님.

 

16) 독립적으로 생산된 칩을 연결∙조립하는 과정없이, 제조한 칩 위에 또 다른 반도체 소자를 반복적으로 수직배열하여 한 개의 칩(Monolithic)을 만드는 방식임.

 

17) 또한 3D 패키지 보다 더 많은 구멍(상단 칩과 하단 칩을 연결 통로)을 뚫을 수 있으며, 현재 M3D(Monolithic 3D)공정은 개발 중에 있고 차세대 패키징 기술로 유력함.

 

 

 

3D 패키지 적층 기술

 

1) 이종직접기술은 반도체 칩을 3D 적층하는 기술이 요구되며, 수평 배열이 아닌 수직 배열 적층을 통해서 면적을 최소화하고 반도체 성능을 향상시킬 수 있음.

 

2) 3D 적층 기술은 어플리케이션의 특성에 맞게 패키지와 패키지를, 또는 칩과 칩을 적층하는 방식으로 발전했음.

 

3) 칩과 칩을 적층하는 방식에서도 칩과 웨이퍼(C2W), 웨이퍼와 웨이퍼(W2W) 방법 등 다양한 3D 패키지 기술이 개발됐음.

 

4) 전기적 연결 통로는 만드는 본딩 공정은 기존에 내부 칩과 외부와 전기적 통로를 만드는 역할을 했으나, 3D 적층 기술이 개발되며 칩과 칩을 전기적으로 연결하는 기술도 함께 발전했음.

 

 

 

본딩(전기적 연결 통로) 기술 변화

 

1) 본딩(Bonding)은 반도체 칩과 기판을 접착하는 것을 의미하며, 칩과 외부와의 전기적 연걸 신호를 만들어주는 과정이라고 생각하면 간단함.

 

2) 그래서 패키징 공정의 일부인 본딩을 거치지 못하면 전공정에서 만들어진 반도체 칩은 전기적 작동을 전혀할 수 없음.

 

3) 1965년에 금속와이어를 활용하는 사용하는 와이어 본딩(Wire Bonding) 기술이 개발되어 현재도 사용되고 있으나, 칩과 기판을 연결하는 금속배선의 길이가 길어 전기적 특성이 좋지 않음.

 

4) 많은 공간을 차지하여 패키지 소형화에 어려움이 있었으며, 이를 개선하기 위해 플립칩 본딩(Flip-Chip Bonding)과 TSV(Through Silicon Via) 기술로 발전됐다

 

 

5) 플립칩 본딩(Flip-Chip Bonding) : 기존에 사용하던 금속배선(와이어) 대신에 범프라는 금속 물질을 사용하여 전기적 연결 통로를 만듦.

 

6) 플립칩 본딩은 칩의 본딩 패드에 범퍼를 바로 형성시켜 금속배선 대비 전자의 이동거리가 짧아져 전기적 효율성이 좋아짐.

 

7) 또한 범프의 크기가 작은 만큼 더 많은 범프를 접합시킬 수 있으며, 이는 I/O단자의 밀도를 높여 연결통로가 많아지는 것을 의미하고 한 번에 더 많은 데이터를 전송할 수 있는 장점이 있음.

 

 

8) TSV(Through Silicon Via) : 3D 적층 기술에 요구되는 기술이며, 칩을 3D로 적층할 때 와이어로 전기적 통로를 연결하게 되면 배선의 길이가 길고 부피를 많이 차지함.

 

9) 이런 문제점을 해결하기 위해 칩에 미세한 구멍(Via)을 뚫어, 칩과 칩 또는 칩과 기판을 연결 가능하게 하며, 플립칩 본딩과 이름은 다르지만 와이어본딩이 아닌 플립칩 본딩을 통해 칩을 3D로 적층하기 위한 기술임.

 

 

10) 하이브리드 본딩(Hybrid Bonding, Bump-less) : 최근에 사용하는 마이크로범프(범프의 직경이 10-100㎛)가 작아지며 직경을 10-20㎛ 이하로 줄이는데 어려움을 겪으며 개발된 기술임.

 

11) 기술 한계에 다다른 범프를 더이상 사용하지 않고 3D 적층하려는 반도체 칩에 구리패드를 형성하여, 각 칩의 구리패드를 직집 연 결하여 전기적 연결통로는 만드는 방식임.

 

 

 

 

반도체 후공정 세부 단계

 

1) 백그라인드(Back Grind) : 전공정에서 제작된 웨이퍼가 제조 공정 중에 파괴되는 것을 방지하기 위해, 웨이퍼는 상대적으로 두껍게(700-800 마이크로) 제조됨.

 

2) 백그라인드는 두꺼운 웨이퍼를 패키지 특성에 맞게 얇게(20-80마이크로) 갈아내는 공정이며, 반도체 고집적화에 따라 여러 반도체 칩을 적층하기 위해 점점 더 얇은 두께가 요구되고 있음.

3) 웨이퍼 쏘우(Wafer Saw) : 웨이퍼에 있는 수많은 다이를 개별 반도체 칩으로 분리시킴.

 

4) 다이 어태치(Die Attach) : 분리된 개별 반도체 칩을 기판(메인 PCB간 전기적 신호의 연결 통로의 역할) 틀에 고정시킴.

 

5) 솔더볼 마운트(Solder Ball Mount) : 솔더볼은 기판과 메인 PCB를 연결시키기 위해 패키지 기판 또는 칩에 솔더볼을 안착시키는 공정이며, 솔더볼을 통해 전기 적 신호를 전달 가능하게 함.

 

5) 와이어/플립칩 본딩(Wire/Flip-Chip Bonding) : 반도체 칩(기판 틀에 고정된)과 기판을 전기적으로 연결하는 공정으로 와이어 또는 범프를 접착시키는 공정이며, 전통적으로는 와이어를 통한 연결 방식을 사용했음.

 

6) 하지만 최근에는 칩의 성능을 높이기 위해 범프를 활용한 플립칭 본딩 방식을 많이 사용하는데, 이는 더 많은 입∙출력 신호 통로를 만들 수 있고 전기적 특성이 우수해지기 때문임.

 

6) 몰딩(Molding) : 반도체 칩은 실리콘으로 만들어져 물리적 충격에 약하고 전공정에서 화학적 처리를 거치며 온도 변화에도 민감함.

 

7) 이런 물리적/화학적 충격으로부터 보호하기 위해 칩을 EMC(에폭시 몰딩 컴파운드, Epoxy Molding Compound)로 감싸주는 공정을 의미함.

 

8) 마킹(Marking) : 완성된 IC 패키지 위에 반도체 제조사, 제품명 등을 기록하는 공정이며, 마킹된 정보를 통해서 불량으로 판명된 패키지의 불량 원인 등을 추적하는데 용이함.

 

9) 싱귤레이션(Singulation) : 다이가 장착된 반도체 기판을 마더보드 또는 모듈에 실장 가능하도록 분리하는 공정이며, 비로소 한 개의 반도체 완성품 형태가 됨.