[차세대 반도체] 모든 것이 달라지는 HBM4 개발 근황

 

 

 

 

모든 것이 달라지는 HBM4 개발 근황 (느낌이블로그)

 

 

 

최근 반도체 종목에서 고대역폭메모리(HBM) 관련주를 빼면 재미가 없는 상황인데요.

 

올해에는 HBM3보다 기능이 더 업그레이드 된 HBM3E가 출시될 예정입니다.

 

그렇다면 HBM3E의 다음 작품인 HBM4는 언제, 어떻게, 어떤 모습으로 나올까요?

 

지금부터 함께 보시죠.

 

 

 

HBM4 에서 늘어나는 I/O의 개수

1) DRAM에 정보가 들어오고 나가는 통로인 I/O의 개수는 HBM에서 상당히 중요한 요소인데, DRAM이 얼마나 빠르게 데이터를 전송하는지 알 수 있는 대역폭을 결정하기 때문임.

 

2) 삼성전자·SK하이닉스 등 HBM3E을 생산하는 업체들은 여러 개의 DRAM을 쌓은 후, DRAM을 수직으로 관통하는 TSV 기술로 1024개의 I/O를 구현해내는데 성공했음.

 

3) 통상 그래픽처리장치(GPU) 옆에 장착되는 GDDR 칩의 I/O 수는 32개였으나, HBM은 TSV로 각 DRAM 층간 엘레베이터를 설치하여 GDDR의 32배인 1024개의 I/O을 뚫어내는데 성공하여 대역폭 확장을 이뤄낸 것임.

4) 여기에 2026년 HBM4 양산 계획을 밝힌 SK하이닉스는 대역폭 추가 확장을 위해 2000개 이상의 IO를 적용하겠다고 밝혔으며, HBM4 규격에 대한 JEDEC 협의가 막바지인 상황임.

5) 업계에서 예상하는 HBM4의 I/O 스펙은 2048개로 알려져있으며, 이는 다시말해 기존 HBM 내 1024개 초고속 엘리베이터가 2048개까지 증가한다는 이야기와 같음.

 

6) 그러나 칩 사이즈는 유지하면서 DRAM 내 엘레베이터 수를 늘리는 방법은 상당히 고난이도 기술인데, 왜냐하면 엘리베이터 사이 공간이 좁아져야 하기 때문임.

 

7) 현재 HBM3에서 I/O 간 거리는 25~30㎛ 인데, 단순히 산술적으로 25㎛ 피치를 절반 수준으로 줄이기 위해 TSV 지름을 더 얇게 만드는 기술이 개발되어야 하는 상황임.

 

 

8) 후발 주자인 삼성전자는 HBM4 부터 GPU 칩 설계·생산부터 HBM 생산과 후공정 패키징까지 한 번에 수행하는 턴키 전략을 활용할 계획임.

9) 또한 삼성전자는 HBM 로직다이에 미세 공정을 도입하겠다고 선언했는데, 로직다이란 HBM에 적층된 DRAM을 컨트롤하는 가장 아래층을 말함.

 

10) 만약 로직다이의 선폭을 줄이면 HBM에 다양한 기능을 추가로 입력할 수 있어 맞춤형 제품 생산이 가능하고 HBM이 사용하는 전력 소모도 대폭 줄일 수 있음.

11) 기존에는 이러한 로직다이를 일반 메모리 공정으로 만들었으나, 삼성전자는 HBM4 부터 파운드리 사업부의 3㎚급 선단공정을 도입하여 로직다이에 미세 공정을 적용할 계획임.

 

 

12) 이에맞서 SK하이닉스는 TSMC와 연대하였으며, 실제로 SK하이닉스는 HBM4의 로직다이 생산을 TSMC의 선단공정으로 생산할 계획으로 양사는 차세대 패키징 분야에서도 협력을 강화할 것으로 예상됨.

 

13) 현재 엔비디아가 생산하는 AI GPU 칩은 GPU 옆에 DRAM을 쌓아올린 HBM을 수평으로 붙이는 2.5차원(2.5D) 패키징 방식으로 조립되고 있으나, HBM4에 적용되는 차세대 패키징은 DRAM을 GPU 칩 위에 쌓아 올리는 3D 방식임.

 

14) 따라서 2.5D 방식보다 메모리와 파운드리 간 협업이 더욱 중요해지며, TSMC는 SoIC란 이름을 붙인 3D 패키징 기술을 적용하기 위해 SK하이닉스와 긴밀하게 협업해 나갈 예정임.

 

 

 

 

필수 불가결한 하이브리드 본딩

 

1) 현재 SK하이닉스는 칩 간 결합을 위해 MR-MUF 공정을 쓰고있는데, MR-MUF은 HBM 내 쌓아올린 DRAM 칩들을 초벌구이하여 먼저 범프들을 간단하게 붙이고 Mass reflow 방식으로 범프들을 본격적으로 이어붙이는 공정임.

 

2) 이때 오염과 열로부터 보호해줄 수 있는 끈적한 액체를 범프 사이와 칩 전반에 Molded Underfill 이라는 소재를 주입하는데, 삼성전자는 Molded Underfill 대신 비전도성 접착 필름(NCF)를 사용하고 있음.

 

3) 최근 HBM 관련 용어를 공부하다보면 하이브리드 본딩이라는 단어를 많이 접할 수 있는데, 하이브리드 본딩이란 쉽게말해 앞서 언급한 칩과 칩 사이를 연결하는 범프를 없애고 두 칩을 아예 포개는 컨셉임.

 

4) 실제로 HBM4 부터는 O/I 개수가 기하급수적으로 늘어날 예정이기 때문에, 현재 사용하고 있는 열압착(TC)과 매스리플로우(MR) 공정으로는 미세 피치 구현이 어려워 질 수도 있음.

 

 

5) 하이브리드 본딩은 범프가 필요없기 때문에 열압착이나 매스리플로우 같은 공정들을 생략할 수 있으며, 배선 역할을 할 곳에 구멍만 뚫어서 구리(Cu)를 집어넣으면 됨.

 

6) 파운드리 1위 업체인 TSMC가 SoIC라는 기술로 하이브리드 본딩을 가장 먼저 구현했으며, 하이브리드 본딩 기술이 구현되면 범프라는 장애물이 없어지면서 데이터 이동속도도 훨씬 빨라질 수 있음.

7) 그러나 하이브리드 본딩의 난이도는 상당히 높은 편인데, 배선 역할을 할 구리의 열팽창을 기다리면서 절연체 역할을 하는 산화막까지 동시에 형성해야 하고 수 만개의 더미 범프 역할을 할 새로운 구멍들까지 정교하게 붙여야 함.

 

8) 하지만 엔비디아가 요구하는 HBM의 두께인 약 720㎛를 만족시키면서 16단의 HBM을 생산하려면 기존보다 칩당 높이가 25% 감소한 45㎛의 높이를 구현해야함.

 

9) 결국 HBM4 부터는 웨이퍼 뒷면을 최대한 갈아내는 백그라인딩 공정도 중요해지겠지만, 범프가 없어지는 하이브리드 본딩 공정의 필요성이 더 주목받게 될 것임.