[필독] 반도체 산업 리포트 : 새로운 전쟁이 시작되다, 이종집적기술 (1)

 

 

 

 

반도체 - 새로운 전쟁이 시작되다: 이종집적기술 (현대차증권)

 

 

 

2026년 첨단 패키징 시장은 기존 컨벤셔널 패키징 시장을 추월할 것
기존에는 무어의 법칙으로 반도체의 기술 발전이 이루어졌으나 3nm이하로 가면서 점점 공정이 어려워 지고 있고, 전공정이 어려워지면서 후공정에서 기술 격차가 발생하고 있음. 즉 전공정만으로 PPA를 개선하던 시대에서, 첨단 패키징 기술 적용을 통해 PPACt를 극대화하는 것으로 주류가 변화하고 있음. 3차원 집적이 각광을 받게 된 것은 반도체 소자의 사용처가 다양해졌기 때문임. 기존의 SoC의 단점을 극복하는 방법으로 제시된 것이 Chiplet 기술로, 기존 칩에서 필요한 각각의 기능을 분리하여 작은 면적의 칩으로 따로 제조하고 Chiplet 기술을 통해서 하나의 칩으로 만드는 것인데, 최근에는 서로 다른 두 개의 칩을 하나로 패키징하는 기술 또한 Chiplet에 포함됨. Amkor에 따르면, 패키징 시장은 2026년까지 960억 달러(약 138조원) 규모로 성장할 것으로 예상되며, 2026년에 처음으로 첨단 패키징이 기존 컨벤셔널 패키징 시장을 추월할 것으로 전망함.


이종집적 내 3D 패키징에서 가장 중요한 기술은 하이브리드 본딩(Hybrid Bonding)
이종집적에서 중요한 것은 각각의 다이들이 높은 I/O를 가지고 접합되어야 함. 그러나 지금까지 접점으로 사용하고 있는 범프의 면적은 그러한 목표를 달성하기에는 너무 큰 문제가 있음. 3D 패키징으로 발전 했을때 마이로범프는 기존 40㎛에서 20㎛, 10㎛으로 축소됨. 하지만 10㎛이하로 줄이는 것은 매우 어려운 일이며 그래서 주목받는 기술이 하이브리드 본딩(Hybrid Bonding)임. 하이브리드 본딩은 범프 없이 구리 배선의 패드끼리 직접 붙이는 기술로, 전기신호 밀도를 1,000배 이상으로 올릴 수 있는 기술임. 삼성전자 역시 3D IC 솔루션으로 마이크로 범프에 기반하여, 하이브리드 본딩 기술을 적용하는 것을 목표로 하고 있음. 하이브리드 본딩 장비는 주로 HPC, 서버, 데이터센터, AI 등 하이엔드 컴퓨팅을 중심으로 초기에는 적용되며, 첨단 패키징 시장 확대에 따라 관련 적용 시장도 늘어날 것임.


2.5D 이상의 첨단 패키징이 가능한 업체만들이 첨단 패키징 시장을 이끌어나가게 될 전망
결과적으로 4차산업혁명이 본격화되는 시점에는 IDM이 확보하고 잇는 반도체 패키징 능력을 넘는 물량을 처리하기 위해 OSAT이 필요함. 이미 코로나-19에 따른 디지털 전환으로 전세계는 반도체 공급 부족을 경험했고, HPC나 AI의 경우 더욱 디지털화가 빠르게 요구되기 때문에 OSAT의 위탁 물량은 증가할 것임. 첨단 패키징기술과 공정 기술, 양산 라인을 보유한 일부 상위업체를 제외하고는 중저가 패키징 물량 확보를 위해 경쟁해야 하며, 2.5D 이상의 첨단 패키징이 가능한 업체들만이 첨단 패키징 시장을 이끌어나 가게 될 것임. 그에 따라 현재 이종집적과 관련된 하이브리드 본딩 기술을 구현할 수 있는 국내 업체로 가장 기대되는 것은 한미반도체로, 향후 비메모리 시장중에서도 가장 큰 역할을 할 첨단 패키징 시장 성장과 더불어 수혜를 받을 것으로 판단됨.

 

 

 

I. 새로운 전쟁, 이종집적 기술

 

비메모리 시장에서의 패키징에 왜 관심을 가져야 하는가

 

1) 2000년대 메모리 반도체 업계를 평정한 한국 반도체 업체들이 시스템 반도체와 파운드리로 눈을 돌린 2010년 무렵에도 국내 패키징은 전공정 대비 중요도와 투자순위에서 밀려나 있었음.

 

2) 결국 2010년대 중후반부터 고도화된 패키징 기술을 가지고 있는 업체들과의 기술 격차로 이어졌음.

 

3) 또한 스마트폰의 등장으로 촉발된 시스템반도체 시장에서는 더욱 강력한 반도체 성능을 요구하고 있음.

 

 

4) 2016년 애플이 삼성을 제치고 TSMC를 AP 독점 생산업체로 정하기 이전부터 반도체 업계는 후공정 기술에 주목하기 시작했음.

 

5) 20nm를 넘을 기술로 FinFET 공정이 개발되었으나 성능과 밀도 개선 속도가 떨어지고 있었고, 연구개발이나 설비 투자 비용도 감당하기 어려운 수준으로 치솟았음.

 

 

6) 하지만 파운드리 업체 중 후공정에 대한 투자를 늘린 업체는 찾아보기 어려웠으며, 여기에 전공정은 파운드리 업체가, 후공정은 OSAT 업체가 외주를 받아 진행하는게 일반적이었음.

 

7) 그럼에도 불구하고 TSMC는 2010 년 패키징 기술을 확보하기 위해서 최선을 다했고, 전공정 설비를 이미 가지고 있었기 때문에 설비 투자 부담이 적었음.

 

8) 결국 TSMC가 2.5D 실리콘 인터포저 & InFO(Integrated Fan-out)과 같은 첨단 패키징 기술이 융합되면서 독보적인 파운드리 업체가 되었음.

 

9) 5G 이후의 초고속 이동통신으로 스마트폰 한 대에 들어가는 RF 부품 수도 증가하면서 SiP(System-in-Package)에 대한 기술 수요도 늘어나고 있음.

 

10) 또한 서버용 반도체는 칩 간 거리를 줄여 전기적 신호의 이동속도를 높이고 대역폭을 늘려 칩의 성능을 최대치로 활용하고자 하는 니즈도 있음.

 

11) HBM(High Bandwidth Memory)이 프로세서와 함께 2.5D 패키지로 엮이는 것도 이러한 이유임.

 

12) HBM은 비록 메모리의 일부이지만 높은 기술력을 요구하며, 대역폭이 DRAM을 능가하고 상대적으로 낮은 latency, 낮은 전력소비, 적은 공간의 장점으로 AI향 HPC에 최적화됨.

 

13) 이렇듯 비메모리 시장은 반도체 전체 시장의 80% 수준을 차지하는 시장으로, AI, GPU, SoC와 같은 연산 처리와 5G와 같은 연결성이 중요한 산업에 걸쳐 수요가 급증하고 있음.

 

14) 또한 고차원적인 데이터 처리를 담당하기 때문에 메모리 시장 대비 안정적인 시장 성장이 가능함.

 

 

15) TSMC의 시장점유율은 4Q20 이후 50% 이상을 차지하고있으며, 전체 스마트폰 핵심 칩셋의 70%를 제조하고 있음.

 

16) 삼성파운드리의 시장점유율은 2Q22 기준 13%이며, 뒤이어 UMC, GlobalFoundries, SMIC가 차지하고 있음.

 

 

17) 결국, 기존에는 무어의 법칙으로 반도체의 기술 발전이 이루어졌으나 3nm이하로 가면서 점점 공정이 어려워지고 있고, 전공정이 어려워지면서 후공정에서 기술 격차가 발생하고 있음.

 

18) 즉 전공정만으로 PPA를 개선하던 시대에서, 첨단 패키징 기술 적용을 통해 PPACt를 극대화하는 것으로 주류가 변화하고 있음.

 

 

 

SoC에서 이종집적으로 진화

 

1) 3차원 집적이 각광을 받게 된 것은 반도체 소자의 사용처가 다양해졌기 때문임.

 

2) 과거에는 개인용 컴퓨터가 거의 유일한 거대 시장이었기 때문에 CPU, 메모리 소자가 대부분의 시장을 구성했음.

 

3) 그러나 최근 스마트폰과 같은 모바일 시장이 성장했으며, 웨어러블 제품도 거대 사용처가 되었고 메모리 외에 CPU, NPU 등 로직, 전력관리, 이미지센서 등의 소자 종류도 매우 다양해졌음.

 

4) 사용처가 다양해지면서 제한된 공간 내에서 다양한 기능과 높은 성능을 집어넣어야만 하는 요구도 생겨났음.

 

5) 기존에 많이 사용하던 방법은 전공정 기술을 이용해 한 칩에 집적하고 배선하는 SoC(System-on-Chip) 였으나, 문제는 이렇게 구현하기 위해서는 다이를 크게 만들어야 함.

 

6) 반도체 제조에서 다이의 크기가 커진다는 것은 한 웨이퍼에 만들 수 있는 칩의 수가 줄어들어 수율이 낮아진다는 의미임.

 

7) 그리고 칩 안의 각각의 기능들을 14nm, 32nm등 다른 기술 노드에서 만들 수 있음에도 SoC를 통해 한 칩으로 만들면, 그 중에서 가장 첨단 공정을 사용해야함. 

 

8) 이러한 SoC의 단점을 극복하는 방법이 Chiplet 기술이며, 이는 기존 칩에서 필요한 각각의 기능을 분리하여 작은 면적의 칩으로 따로 제조하고 하나의 칩으로 만드는 기술임.

 

9) 최근에는 서로 다른 두개의 칩을 하나로 패키징하는 기술 또한 Chiplet에 포함되며, 작은 칩들을 모아서 하나의 패키지 내에서 만드는 SiP(System-in-Package)임.

 

 

10) 이러한 Chiplet 기술을 포함하여 다른 종류의 칩을 붙이는 방법을 이종집적이라고 하며, 향후에는 로직과 메모리, PMIC까지 결합이 가능한 형태로 진화할 것으로 전망됨.

 

11) Amkor에 따르면 패키징 시장은 2026년까지 960억달러(약 138조원) 규모로 성장이 예상되며, 2026년에 처음으로 첨단 패키징이 기존 패키징 시장을 능가할 것으로 전망되고 있음.

 

 

12) 3D IC와 첨단 패키징이 더욱 중요해지면서 TSMC를 필두로 하여 삼성전자와 인텔이 패키징 고도화에 개발역량을 집중하고있음.

 

13) 미세공정에 따른 비용 부담이 가중되는 상황에서 반도체 생산비 절감을 위해 선택한 방안이 Chiplet인데, 이론적으로 Chiplet은 프로세서를 구성하는 작은 구성단위로 레고 블록과 비슷함.

 

14) Chiplet은 여러 칩이 결합된 형태이기 때문에, 웨이퍼 사이즈 제약으로 인한 단일 칩의 성능 한계를 극복할 수 있음.

 

15) 미세공정 수준을 높여 14nm를 써도 단가는 2달러 초반 수준에 불과하지만, 7nm로 내려오면 단가는 3달러 후반, 5nm는 5달러로 늘어남.

 

 

16) 이처럼 미세공정에 따른 비용 부담이 가중되는 상황에서 반도체 생산비용를 조금이라도 줄이기 위해 반도체 업계가 내린 결론은 ‘Chiplet’ 생산방식의 확대임.

 

17) 새로운 디자인 검증에 따른 부담이 절감되는 것도 Chiplet 방식의 장점이며, 여러 제품에 공통적으로 사용되는 부위는 새로 디자인하지 않고 디자인을 재사용할 수 있음.

 

18) 신제품 개발 시 모든 기능들을 새로 디자인하는 것과 비교하면 검증을 위한 비용을 크게 절감할 수 있으며, 단일 칩으로 만들 때보다 수율이나 비용 면에서 유리함.

 

 

 

파운드리 시장의 확대가 불러온 이종집적, 궁극적으로 하이브리드 본딩으로 이어져

 

1) 이종집적이 더욱 중요해지는 이유는 파운드리의 영역이 더욱 커지고 있기 때문임.

 

2) 이전 까지 파운드리의 경쟁력은 앞선 기술 노드를 빨리 개발하고 수율을 높여서 팹리스 고객사에 칩을 전달하는 것이었음.

 

3) 그러나 최근들어 파운드리의 역할은 단순히 칩을 위한 다이를 만드는 것을 넘어서 패키징된 반도체 소자의 최종 크기, 모양, 사양까지 고려하여 솔루션을 제공해주는 것으로 발전함.

 

4) 현재 이종집적은 많은 기술들이 제안되고 있으며, 매개를 사용하여 여러 다이로 접합하는 것을 3D와 구별하기 위해 2.5D 패키징이라고 함.

 

 

5) 3D 패키징으로 발전했을때 마이크로범프는 기존 40㎛에서 20㎛, 10㎛으로 축소됨.

 

6) 하지만 10㎛이하로 줄이는 것은 매우 어려운 일이며, 그래서 주목받는 기술이 하이브리드 본딩(Hybrid Bonding) 기술임.

 

 

7) 하이브리드 본딩은 범프 없이 구리 배선의 패드끼리 직접 붙이는 기술로, 전기신호 밀도를 1000배 이상으로 올릴 수 있는 기술임.

 

8) AMD는 2021년 1월 TSMC의 하이브리드 본딩 기술을 이용하여 SRAM을 접한한 3D V-cache를 만들었다고 했음.

 

9) 다시 파운드리 사업 진출을 선언한 인텔도 Foveros Direct를 통해 하이브리드 본딩이 가능하다고 했음.

 

10) 삼성전자 역시 3D IC 솔루션으로 마이크로 범프에 기반하여 하이브리드 본딩을 적용하는 것을 목표로 하고 있으며, 이렇듯 하이브리드 본딩은 전기 신호 밀도를 높일수 있는 기술로 주목받고 있음.