[반도체 소자] 삼성전자 공정설계 / SK하이닉스 소자 직무˙전공 면접 예상 기출문제 ③

 

 

 

 

반도체 직무/전공 면접 관련해서 제가 공부했었던 반도체 소자 내용들을 함께 공유해보려고 합니다.

오늘은 SCE을 개선할 수 있는 방법에 대해 중점적으로 다뤄보겠습니다.

본 내용들은 질문의 핵심을 요약해 놓았으며, 잘 이해가 안 되는 내용은 단순히 외우지 말고 더 깊게 찾아보시고 본인 것으로 만들어야 합니다.

질문사항이나 문의사항은 댓글 남겨주시면 함께 공부해 보겠습니다!

전공 면접 예상 문제 소자 편 ③

 

LDD 공정이란 무엇인가요?

SCE를 개선하기 위해 S/D 영역의 도핑 농도를 의도적으로 낮추는 방법입니다.

 

그러나 S/D 영역의 도핑을 전체적으로 낮추면 저항이 커져 소자의 특성이 더 나빠지기 때문에 게이트와 S/D 영역이 오버랩되는 부분만 농도를 낮추는 방법으로 Side Wall 공정이 추가됩니다.

 

​

Halo Implantation이란 왜 하는 거죠??

DIBL과 Punch-Through의 개선 방법 중, 하나입니다.

 

기판 일부에 고농도 도핑을 해주어 공핍 영역을 줄이는 목적이며, 이는 도핑 농도 차이가 크게 날수록 도핑 농도가 작은 쪽으로 공핍 영역이 크게 잡히는 물리적 성질을 역으로 이용한 해결 방법입니다.

 

 

 

꼬리) 도핑 농도를 올리면 공핍층 두께가 왜 얇아지나요?

도핑 농도를 올리면 단위 면적당 도펀트 수 늘어나게 되며, 이는 동일한 전하량을 생성하는데 더 적은 면적이 필요하므로 공핍층 두께는 얇아집니다.

 

 

High-K 이란 무엇인지 짧게 설명해 주세요.

반도체 소자 공정이 점점 미세화되고 Capacitance를 높이기 위해 Oxide Layer의 두께가 낮아지면서 SiO2보다 유전율이 더 높아 누설전류를 줄일 수 있는 물질을 말합니다.

 

보통 하프니움 소스에 다른 물질을 추가하여 증착시키는 방법 등이 연구되고 있습니다.

 

High-K의 단점으로는 첨단공정인 ALD를 적용했다고 해도, 기존 SiO2보다 실리콘과 닿는 경계면이 훨씬 울퉁불퉁하다는 단점이 있습니다.

 

이는 마치 전자가 비포장도로를 통과하는 듯한 느낌이며, 심지어 전자가 절연막 사이에 끼어버리는 경우도 발생하여 전자의 이동도가 낮아질 확률이 커집니다.

 

이미지 출처 : SK하이닉스 뉴스룸

 

 

HKMG 이란 무엇인가요?

High K Metal Gate의 줄임말이며, 게이트 옥사이드 레이어에 High-k 물질을 쓰고 게이트를 Poly-si가 아닌 메탈을 사용합니다.

 

게이트를 메탈로 바꾸는 이유로는 기존 폴리 실리콘 게이트 아래 High-K 물질이 있으면 전자의 산란과 Interface Trap Density로 인해 전자의 이동도가 느려지는 문제가 발생합니다.

 

또한 기존 Poly-si 게이트는 High-K 물질의 산소와 반응하여 원하지 않은 SiO2 레이어가 생성되어 기생 cap이 생기므로 전체 정전용량이 감소하여 유효 게이트 산화막 두께가 증가하는 사이드 이펙트가 있습니다.

 

 

Poly-Si Gate의 장점은 무엇이죠?

폴리 실리콘 게이트의 장점으로는 고온 공정이 가능해지며, Self-Align으로 마스크 개수를 감소시킬 수 있고 일함수를 조절하여 문턱전압을 Modulation 할 수 있습니다.

 

 

단, poly-Si의 경우 금속에 비해 저항이 월등히 높아 고농도로 추가 도핑하여 전기전도성을 높이고, 게이트 단자 위에 금속을 덧칠하는 방식으로 해결했습니다.

 

 

이미지 출처 : SK하이닉스 뉴스룸

 

 

Body Effect란 무엇인지 간단하게 말해주세요.

nMOS 기준으로 바디에 음전압이 걸리면 S/D과 바디 사이에 역바이어스가 걸리면서 홀들이 바디 쪽으로 빨려 들어가고 공핍층이 커지게 되며, 채널층에 전자가 많아지게 됩니다.

 

그런데 채널이 두꺼워져서 문턱전압이 낮아지는 효과보다 드레인의 공핍층이 두꺼워져서 저항이 커지는 효과가 더 크므로 Vth가 증가하게 됩니다.

 

 

 

Body Effect Coefficient란 무엇을 말하는 거죠??

바디효과계수는 Cdep/Cox의 식으로 공핍커패시턴스와 Oxide 커패시턴스의 경쟁입니다.

 

이상적인 소자는 공핍 커패시턴스의 값이 작아야 하며, Oxide 커패시턴스의 값이 커야 합니다.

 

따라서 게이트 전압이 온전히 Oxide에 인가되어 게이트의 영향력을 증가시켜 누설전류를 줄일 수 있게 됩니다.

 

 

 

Body Effect 최소화 방법은 알고 계시나요??

바디효과를 최소화하기 위해서는 바디효과계수를 줄여야 합니다.

 

따라서 공핍커패시턴스 값을 최소화하고 Oxide 커패시턴스 값을 증가시켜야 합니다, 공핍커패시턴스 값을 줄이는 방법으로는 바디경사도핑과 SOI 기술이 있습니다.

 

또한 Oxide 커패시턴스를 증가시키는 방법으로는 High-K와 Oxide 두께 조절이 있습니다.

 

 

Capacitance를 높이는 방법은 아는 대로 다 말해주세요.

커패시턴스를 높이게 되면 게이트에 같은 전압을 걸어줘도 더 많은 전류가 흐를 수 있게 되어 소비전력 관점에서 많은 장점이 있으며, 이는 반도체 소자의 성능을 향상하는데 기여할 수 있습니다.

 

우선 Cap의 면적을 늘려서 커패시턴스를 높이는 방법이 있는데, 이는 Scaling down에 역행하는 조건입니다.

 

따라서 절연막의 두께를 줄여 커패시턴스를 높이기 시작했는데 Direct tunneling 등 누설전류의 사이드 이펙트가 심해서 특정 이상의 두께 감소는 힘든 상황이며, High-k 물질을 채택하게 됩니다.

 

​또한 기존의 2차원 평면구조 Cap에서 고 종횡비로 면적을 늘린 3차원 구조의 실린더와 필라형태의 Cap이 있습니다.

 

 

 

 

 

 

마무리

 

매번 말씀드리지만 답변을 준비하실 때, 항상 본인만의 답변 방식을 정리하시길 바랍니다.

 

두괄식과 핵심을 포함하여 답변하시면 전공 면접위원분들께 좋은 인상으로 남을 수 있습니다.

 

다음 4편에서는 반도체 소자 관련 심화 내용에 대해 공부해 보겠습니다.

 

느낌이 블로그에 방문해 주셔서 감사합니다!

 

 

 

▼ [전공 면접] 삼성전자 공정설계 / SK하이닉스 소자 직무˙전공 면접 예상 문제 ①

[전공 면접] 삼성전자 공정설계 / SK하이닉스 소자 직무˙전공 면접 예상 문제 ①

▼ [전공 면접] 삼성전자 공정설계 / SK하이닉스 소자 직무˙전공 면접 예상 문제 ②

[반도체 소자] 삼성전자 공정설계 / SK하이닉스 소자 직무˙전공 면접 예상 문제 ②

▼ [전공 면접] 삼성전자 공정설계 / SK하이닉스 소자 직무˙전공 면접 예상 문제 ③

[전공 면접] 삼성전자 공정설계 / SK하이닉스 소자 직무˙전공 면접 예상 문제 ③

▼ [전공 면접] 삼성전자 공정설계 / SK하이닉스 소자 직무˙전공 면접 예상 문제 ④

[전공 면접] 삼성전자 공정설계 / SK하이닉스 소자 직무˙전공 면접 예상 문제 ④

▼ [전공 면접] 삼성전자 공정설계 / SK하이닉스 소자 직무˙전공 면접 예상 문제 ⑤

[전공 면접] 삼성전자 공정설계 / SK하이닉스 소자 직무˙전공 면접 예상 문제 ⑤

 

 

 

[합격자 필기노트] 삼성전자 공정설계 직무면접/PT면접/전공면접 대비 답안