[반도체 소자] 삼성전자 공정설계 / SK하이닉스 소자 직무˙전공 면접 예상 기출문제 ②

 

 

 

 

반도체 직무/전공 면접 관련해서 제가 공부했었던 반도체 소자 내용들을 함께 공유해보려고 합니다.

오늘은 SCE을 중점적으로 예상 질문들을 다뤄보겠습니다.

본 내용들은 질문의 핵심을 요약해 놓았으며, 잘 이해가 안 되는 내용은 단순히 외우지 말고 더 깊게 찾아보시고 본인 것으로 만들어야 합니다.

질문사항이나 문의사항은 댓글 남겨주시면 함께 공부해보겠습니다.

전공 면접 예상 문제 소자 편 ②

문턱 전압의 정의는 무엇인가요?
문턱 전압은 반전층이 형성되는 시점의 게이트 전압을 지칭합니다.

 

모스펫에서 게이트 전압이 문턱 전압 이상이어야 소스와 드레인 사이에 전류가 흐르기 시작합니다.

문턱 전압을 구성하는 변수로는 Flat Band 상태를 만들기 위한 전압과 기판의 도핑 농도, 산화막의 커패시턴스 등이 있습니다.

 

따라서 게이트 일함수와 기판 도핑 농도는 낮을수록, 산화막 커패시턴스는 커질수록 문턱전압이 낮아집니다.

 

게이트 일함수를 낮추기 위해서는 일함수가 작은 메탈을 사용하고, 도핑 농도를 낮춰줘야 합니다.

 

또한 산화막 커패시턴스를 키우기 위해 산화막 두께를 줄일 수 있습니다.

 

 

Short Channel Effect란 간단하게 말하면?

SCE는 게이트 길이가 짧아짐에 따라 반도체 소자의 문턱 전압이 낮아지는 현상을 말합니다.

 

펀치스루, Vt 롤오프, DIBL, GIDL 등의 현상이 있습니다.

 

 

¹ Punch-Through 현상이란 무엇인가요?

Punch-Through는 MOSFET의 NPN 구조에서 각 PN Junction 영역의 공핍층 영역이 채널 길이가 짧아짐에 따라 Overlap 되어 전자가 이동할 수 있는 통로가 만들어지는 현상을 의미합니다.

 

해결 방법으로는 SOI Layer를 형성시켜 공핍층의 확장을 저지하거나, S/D 하부에 Halo 도핑을 하는 방법이 있습니다.

 

 

 

² Vt Roll-Off 현상이란 무엇인가요?

Vt Roll-Off 현상은 단채널 소자에서 S/D의 거리가 가까워지면서 S/D의 공핍 영역이 채널영역에서 차지하는 비중이 상대적으로 커지게 됩니다.

 

따라서 게이트에 전압을 걸어주지 않았음에도 이미 채널 영역에 공핍층이 어느 정도 형성되어 있으며, 장채널 보다 더 낮은 전압에서 반전층이 형성되어 문턱전압이 낮아지는 현상입니다.

 

 

 

³ DIBL 현상이란 무엇인가요?

DIBL(Drain Induced Barrier Lowering)은 단채널 소자에서는 S/D 거리가 가까운 관계로 드레인의 전계는 장채널에 비해 소스와 채널이 형성한 전위 장벽에 훨씬 더 큰 영향을 끼치게 됩니다.

 

따라서 단채널 소자에서는 드레인 전압에 의해 소스와 채널 사이의 전위 장벽이 낮아지는 현상이 발생하게 되며, Ioff가 증가하게 됩니다.

 

해결 방법으로는 Fin을 만들어 게이트의 영향력을 키워줄 수 있습니다.

 

 

 

⁴ Velocity Saturation 이란 무엇인가요?

속도 포화는 캐리어의 드리프트 속도가 일정한 값 이상을 증가하지 못하고 포화되는 현상입니다.

 

이론적으로는 전계와 드리프트 속도는 비례하지만, 캐리어의 에너지가 Optical Phonon을 만들면서 드리프트 속도를 상쇄하므로 특정 값 이상으로 증가할 수 없게 됩니다.

 

단채널 소자에서는 드레인의 전계 값이 장채널 소자에 비해 크기 때문에 pinch off가 일어나기도 전에 속도 포화가 먼저 일어나게 되며, 같은 Vds 값에서 장채널 소자에 비해 낮은 Ids 값을 갖게 됩니다.

 

 

⁵ 채널 길이 변조 효과란 무엇인가요?

드레인의 전압이 지속적으로 상승할 때, 드레인과 바디 사이의 공핍 영역도 점점 넓어집니다.

 

따라서 드레인 쪽 채널영역이 짧아지다가 사라지는 pinch-off 현상이 일어나는 시점이 발생하며, 여기서 드레인 전압이 더 커지면 채널 길이는 계속 짧아지게 되고 드레인 전류값은 채널 길이에 반비례하여 증가하는 현상을 말합니다.

 

결국 이러한 현상을 반영하기 위해 포화영역의 드레인 전류식에 채널 길이 변조 계수를 곱해주게 되는데, 이때 변조 계수는 짧은 채널일수록 변조 효과가 더 크게 나타나므로 단채널 소자의 전류 변화량이 더 크게 나타납니다.

 

 

 

⁶ GIDL 현상이란 무엇인가요?

Gate Induced Drain Leakage 현상이란 Off 상태의 MOSFET 기준으로 게이트는 0 또는 음전압이 걸려있으며, 드레인에는 High Bias가 걸려있는 상황에 해당합니다.

 

따라서 드레인의 페르미 레벨이 내려가고 에너지 밴드가 아래로 휘게 되는데 이때, 가전자대의 전자가 얇아진 밴드를 터널링 하여 전도대로 이동하면서 전자와 정공 쌍이 발생하게 됩니다.

 

전도대로 이동한 전자는 양전압이 인가된 드레인 전극으로 이동하고 가전자대에 생성된 정공은 기판으로 이동하게 되는 현상입니다.

 

 

 

⁷ HCI 현상이란 무엇인가요?

Hot Carrier Injection Effect란 채널 길이가 짧아짐에 따라 소스에서 드레인으로 이동하는 전자가 더 높은 전계를 받게 됩니다.(E = V/d)

 

따라서 더 높은 전계를 받은 전자들은 높은 에너지를 갖게 되는데 이 높은 에너지를 갖게 되는 캐리어들을 핫 캐리어라고 합니다.

 

핫 캐리어들이 Si 격자와 충돌하여 Electron Hole Pair를 생성하고, 생성된 EHP도 가속되어 또 다른 EHP를 형성하게 됩니다.

 

따라서 EHP는 지수함수적으로 증가하게 되고 결국 Avalanche Breakdown을 일으켜 소자가 망가지게 됩니다.

 

추가로 핫 캐리어가 실리콘과 산화막의 전도대 에너지 차이 이상의 에너지를 얻게 되면, 산화막으로 침투하여 게이트 전류를 형성하거나 문턱 전압을 상승시키게 됩니다.

 

또한 대량으로 형성된 EHP의 전자는 양전압이 인가된 드레인으로, 정공은 기판으로 빠져나가면서 기판전류를 형성하여 소스보다 기판전위가 더 높아지는 현상을 만들어냅니다.

 

 

 

 

 

마무리

면접을 준비하실 때, 항상 본인만의 답변 방식을 정리하시길 바랍니다.

 

두괄식과 핵심을 포함하여 답변하시면 전공 면접 위원분들께 좋은 인상으로 남을 수 있습니다.

 

다음 3편에서는 SCE의 부작용들을 개선할 수 있는 방안에 대해 공부해 보겠습니다.

 

느낌이 블로그에 방문해 주셔서 감사합니다!

 

 

 

▼ [전공 면접] 삼성전자 공정설계 / SK하이닉스 소자 직무˙전공 면접 예상 문제 ①

[전공 면접] 삼성전자 공정설계 / SK하이닉스 소자 직무˙전공 면접 예상 문제 ①

▼ [전공 면접] 삼성전자 공정설계 / SK하이닉스 소자 직무˙전공 면접 예상 문제 ②

[반도체 소자] 삼성전자 공정설계 / SK하이닉스 소자 직무˙전공 면접 예상 문제 ②

▼ [전공 면접] 삼성전자 공정설계 / SK하이닉스 소자 직무˙전공 면접 예상 문제 ③

[전공 면접] 삼성전자 공정설계 / SK하이닉스 소자 직무˙전공 면접 예상 문제 ③

▼ [전공 면접] 삼성전자 공정설계 / SK하이닉스 소자 직무˙전공 면접 예상 문제 ④

[전공 면접] 삼성전자 공정설계 / SK하이닉스 소자 직무˙전공 면접 예상 문제 ④

▼ [전공 면접] 삼성전자 공정설계 / SK하이닉스 소자 직무˙전공 면접 예상 문제 ⑤

[전공 면접] 삼성전자 공정설계 / SK하이닉스 소자 직무˙전공 면접 예상 문제 ⑤

 

 

 

[합격자 필기노트] 삼성전자 공정설계 직무면접/PT면접/전공면접 대비 답안